BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-234381

(43)Date of publication of application: 10.09.1993

(51)Int.CI.

G11C 16/02

H01L 27/115

H01L 29/788

H01L 29/792

(21)Application number: 04-073339

(71)Applicant: SONY CORP

(22)Date of filing:


24.02.1992

(72)Inventor: ARAKAWA HIDEKI

(54) NONVOLATILE SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PURPOSE: To eliminate the danger of an excess erasure, to make the speed of a readout operation fast and to reduce a soft write operation when a power- supply voltage is lowered by a method wherein the voltage of a nonselection word line in a readout operation is set to a negative voltage. CONSTITUTION: When a semiconductor memory device is written, a selection word line is set to, e.g. 12V and a nonselection word line is set to -3V. On the other hand, when it is read out, the selection word line is set to a power—supply voltage (e.g. 5V) and the nonselection word line is set to -3V. When the voltage of the nonselection word line in a readout operation is set to be negative, the following effect is obtained. First, even a cell whose Vth causing an excess erasure in conventional cases is negative does not become conductive. Consequently, the problem of the excess erasure is not caused. A margin on the lower side than an erasure judgment



level becomes large. As long as the distribution of the Vth in an erased cell is not especially wide, the change width Δ Vth of the Vth between a write operation and an erasure operation can be made large as compared with that in conventional cases. As a result, the speed of the semiconductor memory device can be made high.

LEGAL STATUS

[Date of request for examination]

12.01.1999

[Date of sending the examiner's decision of

08.05.2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

BEST AVAILABLE COPY

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-234381

(43)公開日 平成5年(1993)9月10日

(51)Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示窗所

G 1 1 C 16/02

H01L 27/115

29/788

9191-5L

G 1 1 C 17/00

307 A

8728-4M

H01L 27/10

434

審査請求 未請求 請求項の数1(全 6 頁) 最終頁に続く

(21)出願番号

(22)出顧日

特類平4-73339

平成 4年(1992) 2月24日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 荒川 秀貴

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 弁理士 尾川 秀昭


(54) 【発明の名称 】 不揮発性半導体記憶装置

(57)【要約】

【目的】 フローティングゲートにエレクトロンを注入 することにより書き込みをする電気的に消去可能なスタ ックゲートメモリMOSトランジスタ型の不揮発性半導 体記憶装置において、過剰消去のおそれをなくし、読み 出しスピードを早め、電源電圧を3Vに低くした場合に は読み出し時のソフトライトの軽減、トンネル膜のスト レスの軽減を図る。

【構成】 読み出し時の非選択のワード線に加える電圧 (従来の0V)を負電圧、例えば-2~-5Vにする。

実施例の要部を示す回路図



【特許請求の範囲】

【請求項1】 フローティングゲートにエレクトロンを 注入することにより書き込みをする電気的に書き換え可 能なスタックゲートメモリMOSトランジスタ型の不揮 発性半導体記憶装置において、

1

読み出し時における非選択のワード線の電圧を負電圧と してなることを特徴とする不揮発性半導体記憶装置 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、不揮発性半導体記憶装 10 置、特にフローティングゲートにエレクトロンを注入す るととにより書き込みをする電気的に書き換え可能なス タックゲートメモリMOSトランジスタ型の不揮発性半 導体記憶装置に関する。

[0002]

【従来の技術】スタックゲート(フローティングゲー ト)メモリMOSトランジスタ型不揮発性メモリは、特 開平1-158777号公報にも紹介されているよう に、コントロールゲートに正電圧を印加してフローティ ングゲートにエレクトロンを注入することにより書き込 20 みが行なわれ、その消去はコントロールゲート、即ち、 ワード線に負電圧を印加してフローティングゲートにホ ールを注入するという方法で行われるのが普通である。 【0003】とのような技術によれば、読み出しをする ときはセルのドレイン (ビット線) に例えば 1 Vの電位 を、ソース(コモン線)に0Vの電位を与え、そして、 コントロールゲート(ワード線)にVсс、例えば5Vを 与え、チャンネル電流が流れるか否かによってデータが 書き込まれているか否かを検出する。即ち、フローティ ングゲートへのエレクトロンの注入による書き込みが為 30 ビットには書き込みをして、即ちエレクトロンの注入を されている場合には電流が流れず、逆の場合には電流が 流れるので、電流の有無の検出によってデータを読み出 すことができるのである。

【0004】ところで、ワード線(コントロールゲー ト)は、読み出しのときにおいては、選択の場合には読 み出しのため Vcc (例えば5 V) を与えなければならな いが、非選択の場合には0Vにしなければならないこと はいうまでもない。また、書き込みのときは、ソース (コモン線)を0Vにし、ドレイン(ピット線)を例え ぱ5 Vにし、そして、コントロールゲート即ち、ワード 40 線に正の高い電圧V,, (+10~12V、例えば12 V)を印加して相当に大きなチャンネル電流を流しエレ クトロンをドレイン側からトンネル効果によりフローテ ィングゲートへ注入する。との場合もワード線は非選択 の場合には0Vにしなければならないこと読み出しの場 合と全く同じである。

【0005】そして、消去する場合には、ドレイン(ビ ット線) をオープンにし、ソース (コモン線) を5 Vに し、そして、フローティングゲート、即ちワード線に負 の高い電圧 $V_{p,p}$ 例えば-10Vを印加してフローティン 50 不揮発性半導体記憶装置においても従来の技術的思想を

グに注入されたエレクトロンをソースへ抜き取り、これ により書き込まれたデータを消失させる。以上の述べた ように、従来においては読み出し時における非選択のワ ード線は0V(選択ワード線は5V)であった。 [0006]

【発明が解決しようとする課題】ところで、従来におい ては読み出し時における非選択のワード線は0Vであ り、そして選択ワード線にかける電圧は電源電圧が5V の場合には5Vであり、読み出し時のワード線の電圧の 振幅は5 V に過ぎなかった。このような、電気的に消去 可能な不揮発性半導体記憶装置において従来から問題と なっていたのは過剰消去である。図5はこの過剰消去に ついて説明するものである。

【0007】即ち、書いてないビット(セル)はVth が低く、書いたビットはVthが高くなる。そして、消 去によって書いたビットのVthは低くなるが、セルに よってVthがバラツキが生じ、Vthの分布幅が広く なりがちなので、OVよりも低いVthのものも生じる 可能性がある。そして、VthがOVよりも小さなビッ トについては、読み出しのときにおいて非選択のワード 線の電圧の電圧が0Vなので非選択時でも電流が流れて しまうという不都合が生じる。これが過剰消去(オーバ ーイレース) である。

【0008】ちなみに、消去する場合、書いていないビ ットに対してもフローティングゲートからソースへのエ レクトロンの引き抜きを行うと、VthがOVよりも相 当に低くなり確実に過剰消去になる。そのため、消去を する場合には、先ず全ピットに対してデータの読み出し を行って書いてないビットを検出し、その書いていない して全ビットが書き込まれた状態にしたうえで消去、即 ちエレクトロンのフローティングゲートからの引き抜き を行わなければならない。

【0009】以上に述べたように、過剰消去は非選択で も電流が流れるので、即ち、コントロール電圧による制 御が利きかなくなるので絶対に避けなければならない。 そこで、イニシャルの消去VthをOVよりも充分に高 い1.5~2Vに高め、Vthがバラツイでも0V以下 のピット(セル)ができないようにしていた。この場合 においては消去判定レベルが3~3.5V程度あるいは それ以上になり、必然的に読み出しスピードが低くな る。とのように、従来において電源電圧の振幅が5 V と 小さいので過剰消去を避けようとすると消去判定レベル を高くしなければならず、その結果読み出しスピードが 遅くなるという結果を招いた。

【0010】また、電源電圧には低電圧化の傾向があ り、電気的に消去可能な不揮発性半導体記憶装置におい ても電源電圧を3Vにする要求があり、それに応える技 術開発が必要である。ところで、電源電圧を3Vにした

踏襲すれば非選択のワード線の電圧は0Vで、選択ワー ド線の電圧は5 Vにする必要がある。というのは、セル の書き込み後のVthと消去後のVthとのマージンを 考えた場合、ワード線の読み出し時の振幅は3Vでは不 充分であり、少なくとも5 V (上述のように5 Vでも充 分といえない。)は必要だからである。

【0011】即ち、電源電圧が3Vなのに昇圧して読み 出し時の電圧を例えば5Vまで高めなければならない が、これは読み出し時におけるソフトライトの可能性を 高めるので好ましくない。読み出しによるソフトライト というのは、読み出しの時に書き込みの時程はコントロ ールゲートに高い電圧はかけないが、しかし、例えば5 V程度の電圧をかける(ドレインには1V)ので、僅か ながらとはいえホットエレクトロンが発生し、FNトン ネルによりフローティングゲートに注入されてしまう現 象である。そして、とのソフトライトはゲート電圧への 依存性がきわめて大きいので、読み出し時に選択ワード 線に加える電圧は低い程良い。しかるに、電源電圧が3 Vにも拘らず昇圧して5Vもの電圧を選択ワード線に加 えようとするのはソフトライトの面からは愚かしいこと 20 タの出力点がワード線と接続されている。 である。

【0012】本発明はこのような問題点を解決すべく為 されたものであり、コントロールにエレクトロンを注入 することにより書き込みをする電気的に書き換え可能な スタックゲートメモリMOSトランジスタ型の不揮発性 半導体記憶装置において、過剰消去の問題をなくし、読 み出しスピードを高め、電源電圧の低電圧化を図った場 合には読み出し時のソフトライトの軽減を図ることがで きる新規な不揮発性半導体記憶装置を提供することを目 的とする。

[0013]

【課題を解決するための手段】本発明不揮発性半導体記 憶装置は、読み出し時における非選択のワード線の電圧 を負電圧としてなることを特徴とする。

[0014]

【作用】本発明不揮発性半導体記憶装置によれば、過剰 消去によりセルのVthが多少0Vよりも低くなっても 非選択のワード線の電圧が負電圧なので、そのセルのV thの絶対値が非選択のワード線の負電圧の絶対値より も大きくならない限り、誤動作しない。従って、過剰消 40 去がなくなる。そして、電源電圧の振幅を大きくでき、

售き込みセルのV t h と消去セルのV t h との差ΔV t hを大きくできるので高スピード化を図ることができ

[0015]

【実施例】以下、本発明不揮発性半導体記憶装置を図示 実施例に従って詳細に説明する。図1は本発明不揮発性 半導体記憶装置の一つの実施例の要部を示す回路図であ る。本不揮発性半導体記憶装置は通常のスタックゲート 型Flash E'PROMで、図1には1つのワード 線の1つのセルを抽出して示してある。 コントロールゲ ートはワード線に、ソースはコモン線に、ドレインはビ ット線に接続されている。

【0016】 T1、 T2はアドレスデコーダからの信号 をレベル変換してつくったロー入力信号Rowinを受 けるCMOSインバータを構成するMOSトランジスタ で、T1はpチャンネルMOSトランジスタ、T2はn チャンネルMOSトランジスタである。T1のソースは 電源電圧VROUP端子に、T2のソースは電源電圧VROUR 端子に接続されている。そして、とのCMOSインバー

【0017】図2はnチャンネルMOSトランジスタT 2が二重ウェル構造を有することを示す断面図である。 n チャンネルMOSトランジスタT2を二重ウェル構造 にするのは、即ち、p型基板1にn型ウェル2を形成 し、更にこのn型ウェル2内にp型ウェル3を形成しこ のp型ウェル3内にトランジスタを形成した構造にする のは、MOSトランジスタT2のドレインに負電圧が加 わった時に基板1とドレインの間が順バイアスされて基 板へ電流が漏れてしまうのを防止するためである。

30 【0018】本不揮発性半導体記憶装置においての書き 込み時及び読み出し時におけるワード線について説明す ると、書き込み時には選択ワード線を例えば12V、非 選択のワード線を-3Vにし、また読み出し時には選択 ワード線を電源電圧、即ち電源電圧が5Vなら5Vに、 電源電圧が3Vなら3Vにし、そして、非選択のワード 線を−3∨にする。ちなみに、従来においては電源電圧 が3Vの場合には読み出し時における選択ワード線を5 Vにしていた。下記の表1は書き込み時と読み出し時の 各電圧の変化を示すものである。

[0019]

【表1】

モード	延圧	Row In	VROW P	VROW N	ワード 粮 電 圧
書き込み	選択	-3 V	12 V	-3 V	12 V
	非選択	12 V	12 V	-3 V	-37
読み出し	選択	-37	5 7 Z# 37	- 3 V	5アヌは 3ア
	非選択	5 <i>下</i> 又は 3 <i>下</i>	5 ア 又は 3 ア	-3 V	-3V

【0020】とのように、読み出し時の各電圧を変化さ せれば、上述したようにワード線を変化させることがで きる。そして、本不揮発性半導体記憶装置において読み 出し時の非選択のワード線の電圧を負電圧(本例では-3 V だが必ずしもとれに限定されず、例えば-2 V~-5 Vでも良い) にすることに最大の特徴がある。図3は 読み出し時の非選択のワード線のレベル (実線) を従来 との比較の上で示すものである。

【0021】このように、読み出し時の非選択のワード 線の電圧を負電圧にすることにより、必然的に次の効果 が得られる。先ず、読み出し時の非選択のワード線のレ ベルが負電圧であるので、従来ならば過剰消去となるV t hがマイナスのセルであっても導通することはない (勿論、Vthが-3V以下になれば導通するが、それ は特別な異常が起きない限り起り得ない)。従って、過 **剰消去の問題はなくなる。そして、消去判定レベルより** も下側のマージンが大きくなり、消去したセルのVth の分布幅が特に広くなるということがない限り、書き込 30 が低くなり、ストレスが小さくなる。 みと消去との間のV t hの変動幅 ΔV t h を従来よりも 大きく出来るので髙速化ができる。

【0022】次に、不揮発性半導体記憶装置の電源電圧 を3Vに低電圧化した場合には本不揮発性半導体記憶装 置によって次の効果が得られる。第1に、読み出し時に 選択ワード線に加える電圧として電源電圧(3V)をそ のまま利用し、読み出し時のワード線の電圧の振幅不足 は非選択のワード線を負電圧にすることによりカバーで き、ドレイン・コントロールゲート間の電圧を従来より も低くすることにより読み出し時のソフトライトを軽減 40 できる。

【0023】前にも述べたが、従来の場合、読み出し時 の非選択のワード線を負電圧にするという発想がなく、 OVにしていたので、書き込み後のVthと消去後のV thのマージンを確保するために最小限5Vの振幅が読 み出し時のワード線の電圧に必要であることから、選択 ワード線は電源電圧を昇圧して5Vにする必要があっ た。しかし、このようにすると5Vに相応するソフトラ イトが生じ、わざわざソフトライトを強くしていること になる。

【0024】しかるに、本不揮発性半導体記憶装置によ れば、読み出し時の選択ワード線の電圧を昇圧しないで 電源電圧(3V)としても非選択のワード線の電圧を-3 Vというような負電圧にすることにより読み出し時の 電圧の振幅の確保乃至拡大を図ることができる。そし て、ソフトライトを左右する選択ワード線は3Vで済 み、ソフトライトが軽減される。

20 【0025】第2に、図4に示すように書き込む時のフ ローティングゲートへのエレクトロンの注入量を少なく できるという効果が得られる。即ち、従来においては、 フローティングゲートのチャージ量が0にあるイニシャ ルの状態から5~6 V分のチャージを注入することによ り書き込んでいたが、本不揮発性半導体記憶装置におい て電源電圧を3Vに低電圧化した場合には、図2に示す ようにイニシャルの状態から2.5~3.5 V分のチャ ージをするだけで書き込みができ、それだけトンネル膜 (厚さ100オングストローム程度) に加わる電界強度

【0026】Cレシオ(即ち、コントロールゲート・フ ローティングゲート間容量/フローティングゲート回り の容量トータル)を0.6とすると、厚さ100オング ストロームのトンネル膜には、従来だと約3~4V/c mの電界が加わるが、本不揮発性半導体記憶装置によれ ば、それを1.5~2MV/cmに弱めることができ る。これは、換言すれば、従来においてはワード線を5 Vにしてカットオフするようなチャージ量が必要だった が、本不揮発性半導体記憶装置によればワード線を3 V でカットオフできるようなチャージ量で済むので、チャ ージ量を少なくでき、延いてはチャージによってトンネ ル膜に与える電界の強さを少なくできるということであ る。尚、本発明不揮発性半導体記憶装置においては、消 去(Verify)は従来と同じ条件で行って良い。 [0027]

【発明の効果】本発明不揮発性半導体記憶装置は、読み 出し時における非選択のワード線の電圧を負電圧として なることを特徴とするものである。従って、本発明不揮 発性半導体記憶装置によれば、過剰消去によりセルのV 50 thが多少0Vよりも低くなっても誤動作しない。従っ

BEST AVAILABLE COPY

(5)

特開平5-234381

8

て、過剰消去の問題がなくなる。そして、電源電圧の振幅を大きくでき、書き込みセルのV th と消去セルのV th との差 ΔV th を大きくできるので高スピード化を図ることができる。

【0028】そして、電源電圧が低電圧化した場合、読み出し時における選択ワード線の電圧を昇圧しなくても非選択のワード線の電圧を負電圧にすることによりワード線の読み出し時の電圧の振幅を充分な大きさに確保できる。そして、読み出し時の選択ワード線の電圧を低くできるのでリードディスターブ(読み出し時のソフトラ 10イト)の軽減を図ることができ、また、低い電圧でカットフオフする量のエレクトロンを書き込めば良いので、書き込みチャージ量を少なくでき、延いてはチャージによりトンネル膜に加わる電界も弱くて済む。**

*【図面の簡単な説明】

【図1】本発明不揮発性半導体記憶装置の一つの実施例の要部を示す回路図である。

【図2】図1に示す回路のn チャンネルMOSトランジスタT2の概略断面図である。

【図3】上記実施例の読み出し時の非選択のワード線の レベルを従来の場合と比較して示す図である。

【図4】本実施例において電源電圧を3Vに低電圧化した場合の書き込みのチャージの説明図である。

10 【図5】従来の問題点である過剰消去の説明図である。 【符号の説明】


CG コントロールゲート

FG フローティングゲート


【図1】

【図2】

実施例の要都を示す回路図




ト ランジスタ 12 の概略断面図




【図3】

読み出し時の非選択ワード線のレベル



【図4】

電源電圧 3 ▼ の場合の書き込みのチャージ の説明図




REST AVAILABLE COPY

(6)

特開平5-234381

【図5】

従来の問題点である過剰消去の説明図



フロントページの続き

識別記号

庁内整理番号

FΙ

技術表示箇所

HO1L 29/78 371

(51)Int.Cl.³ H 0 1 L 29/792